日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月29日

出 願 番 号

Application Number:

特願2002-220242

[ST.10/C]:

[JP2002-220242]

出 顏 人
Applicant(s):

松下電器産業株式会社

2003年 4月18日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 R6790

【提出日】 平成14年 7月29日

【あて先】 特許庁長官 殿

【国際特許分類】 G11C 29/00 603

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 烟中 一郎

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 山上 由展

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 柴山 晃徳

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 110000040

【氏名又は名称】 特許業務法人池内・佐藤アンドパートナーズ

【代表者】 池内 寛幸

【電話番号】 06-6135-6051

【手数料の表示】

【予納台帳番号】 139757

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0108331

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

【請求項1】 それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とを含んでいるメモリセルアレイと、

前記欠陥メモリセル行のアドレスを示す冗長救済信号を生成する冗長救済信号 生成回路と、

アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記冗長救済信号に応じて前記冗長メモリセル行を選択する行デコーダとを具備しており、

前記冗長救済信号生成回路は、前記メモリセルアレイを挟んで前記行デコーダ と対向するように配置されていることを特徴とする半導体記憶装置。

【請求項2】 前記行デコーダと前記冗長救済信号生成回路との間には、前記冗長救済信号を前記行デコーダへ供給するための冗長救済信号線が前記メモリセルアレイを横切るように配置されている、請求項1記載の半導体記憶装置。

【請求項3】 前記行デコーダが前記行アドレス信号に応じて前記複数行の メモリセル行のうちの1行を選択するために、前記複数のメモリセル行ごとに前 記行方向に沿ってそれぞれ配置された複数のワード線をさらに具備しており、

前記冗長救済信号線は、互いに隣接するワード線の間に配置されている、請求 項2記載の半導体記憶装置。

【請求項4】 前記冗長救済信号線と前記複数のワード線とは、同一の配線 層に形成されている、請求項2記載の半導体記憶装置。

【請求項5】 前記半導体記憶装置は、スタティックラム (SRAM) であり、

前記メモリセルアレイと前記行デコーダとは、SRAMマクロの内部に配置さ

れており、

前記冗長救済信号生成回路は、前記SRAMマクロの外部に配置されている、 請求項1記載の半導体記憶装置。

【請求項6】 前記行デコーダは、前記行アドレス信号によって示される前記メモリセル行のアドレスが、前記冗長救済信号によって示される前記欠陥メモリセル行のアドレスと一致したときに、前記冗長メモリセル行を選択する、請求項1記載の半導体記憶装置。

【請求項7】 前記メモリセルアレイは、長方形状をしており、

前記行デコーダは、前記メモリセルアレイの前記列方向に沿った一方の辺に対 向するように配置されており、

前記冗長救済信号生成回路は、前記メモリセルアレイの前記列方向に沿った他 方の辺に対向するように配置されている、請求項1記載の半導体記憶装置。

【請求項8】 前記複数行のメモリセル行をそれぞれ構成する前記複数のメモリセルおよび前記少なくとも1行の冗長メモリセル行を構成する複数の冗長メモリセルは、マトリックス状に配置されており、

前記アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、前記列アドレス信号によって示されるメモリセル列を選択する列デコーダをさらに具備する、請求項1記載の半導体記憶装置。

【請求項9】 それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とをそれぞれ含んでいる第1メモリセルアレイおよび第2メモリセルアレイと、

前記欠陥メモリセル行のアドレスを示す冗長救済信号を生成する冗長救済信号 生成回路と、

アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記冗長救済信号に応じて前記冗長メモリセル行を選択する行デコーダとを具備しており、

前記行デコーダは、前記第1メモリセルアレイと前記第2メモリセルアレイと の間に配置されており、

前記冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで前記行デコーダと対向するように配置されていることを特徴とする半導体記憶装置。

【請求項10】 前記行デコーダと前記冗長救済信号生成回路との間には、前記冗長救済信号を前記行デコーダへ供給するための冗長救済信号線が前記第1 メモリセルアレイを横切るように配置されている、請求項9記載の半導体記憶装置。

【請求項11】 前記行デコーダが前記行アドレス信号に応じて前記複数行のメモリセル行のうちの1行を選択するために、前記複数のメモリセル行ごとに前記行方向に沿ってそれぞれ配置された複数のワード線をさらに具備しており、

各ワード線は、前記第1メモリセルアレイと前記行デコーダと前記第2メモリセルアレイとを横切るようにそれぞれ配置されている、請求項9記載の半導体記憶装置。

【請求項12】 それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行と、複数列のメモリセル列のうち前記欠陥メモリセルを含む欠陥メモリセル列を救済するためにそれぞれが所定の間隔を空けて列方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1列の冗長メモリセル列とを含んでいるメモリセルアレイと、

前記欠陥メモリセル行のアドレスを示す第1冗長救済信号を生成する第1冗長 救済信号生成回路と、

アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記第1冗長救済信号生成回路によって生成された前記第1冗長救済信号に応じて前記冗長メモリセル行を選択する行デコーダと、

前記欠陥メモリセル列のアドレスを示す第2冗長救済信号を生成する第2冗長

救済信号生成回路と、

前記アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、前記第2冗長救済信号生成回路によって生成された前記第2冗長救済信号に応じて前記冗長メモリセル列を選択する列デコーダとを具備しており、

前記第1冗長救済信号生成回路は、前記メモリセルアレイを挟んで前記行デコーダと対向するように配置されており、

前記第2冗長救済信号生成回路は、前記メモリセルアレイを挟んで前記列デコーダと対向するように配置されていることを特徴とする半導体記憶装置。

【請求項13】 前記行デコーダと前記第1冗長救済信号生成回路との間には、前記第1冗長救済信号を前記行デコーダへ供給するための第1冗長救済信号 線が前記メモリセルアレイを横切るように配置されており、

前記列デコーダと前記第2冗長救済信号生成回路との間には、前記第2冗長救済信号を前記列デコーダへ供給するための第2冗長救済信号線が前記メモリセルアレイを横切るように配置されている、請求項12記載の半導体記憶装置。

【請求項14】 前記メモリセルアレイは、長方形状をしており、

前記行デコーダは、前記メモリセルアレイの前記列方向に沿った一方の辺に対向するように配置されており、

前記第1冗長救済信号生成回路は、前記メモリセルアレイの前記列方向に沿った他方の辺に対向するように配置されており、

前記列デコーダは、前記メモリセルアレイの前記行方向に沿った一方の辺に対向するように配置されており、

前記第2冗長救済信号生成回路は、前記メモリセルアレイの前記行方向に沿った他方の辺に対向するように配置されている、請求項12記載の半導体記憶装置

【請求項15】 それぞれが所定の間隔を空けて行方向に沿って配置された 複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複 数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行 を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置さ れた複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル 行と、複数列のメモリセル列のうち前記欠陥メモリセルを含む欠陥メモリセル列を救済するためにそれぞれが所定の間隔を空けて列方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1列の冗長メモリセル列とをそれぞれ含んでいる第1メモリセルアレイ、第2メモリセルアレイ、第3メモリセルアレイおよび第4メモリセルアレイと、

前記欠陥メモリセル行のアドレスをそれぞれ示す第1および第2行方向冗長救済信号をそれぞれ生成する第1および第2行方向冗長救済信号生成回路と、

アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記第1および第2行方向冗長救済信号生成回路によってそれぞれ生成された前記第1および第2行方向冗長救済信号に応じて前記冗長メモリセル行をそれぞれ選択する第1および第2行デコーダと、

前記欠陥メモリセル列のアドレスをそれぞれ示す第1および第2列方向冗長救済信号をそれぞれ生成する第1および第2列方向冗長救済信号生成回路と、

前記アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、前記第1および第2列方向冗長救済信号生成回路によってそれぞれ 生成された前記第1および第2列方向冗長救済信号に応じて前記冗長メモリセル 列をそれぞれ選択する第1および第2列デコーダとを具備しており、

前記第1行デコーダは、行方向に沿って配置された前記第1メモリセルアレイ と前記第2メモリセルアレイとの間に配置されており、

前記第2行デコーダは、前記行方向に沿って配置された前記第3メモリセルア レイと前記第4メモリセルアレイとの間に配置されており、

前記第1列デコーダは、列方向に沿って配置された前記第1メモリセルアレイ と前記第3メモリセルアレイとの間に配置されており、

前記第2列デコーダは、前記列方向に沿って配置された前記第2メモリセルア レイと前記第4メモリセルアレイとの間に配置されており、

前記第1行方向冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで 前記第1行デコーダと対向するように配置されており、

前記第2行方向冗長救済信号生成回路は、前記第3メモリセルアレイを挟んで 前記第2行デコーダと対向するように配置されており、 前記第1列方向冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで 前記第1列デコーダと対向するように配置されており、

前記第2列方向冗長救済信号生成回路は、前記第2メモリセルアレイを挟んで 前記第2列デコーダと対向するように配置されていることを特徴とする半導体記 憶装置。

【請求項16】 前記第1行デコーダと前記第1行方向冗長救済信号生成回路との間には、前記第1行方向冗長救済信号を前記第1行デコーダへ供給するための第1行方向冗長救済信号線が前記第1メモリセルアレイを横切るように配置されており、

前記第2行デコーダと前記第2行方向冗長救済信号生成回路との間には、前記第2行方向冗長救済信号を前記第2行デコーダへ供給するための第2行方向冗長 救済信号線が前記第3メモリセルアレイを横切るように配置されており、

前記第1列デコーダと前記第1列方向冗長救済信号生成回路との間には、前記第1列方向冗長救済信号を前記第1列デコーダへ供給するための第1列方向冗長 救済信号線が前記第1メモリセルアレイを横切るように配置されており、

前記第2列デコーダと前記第2列方向冗長救済信号生成回路との間には、前記第2列方向冗長救済信号を前記第2列デコーダへ供給するための第2列方向冗長 救済信号線が前記第2メモリセルアレイを横切るように配置されている、請求項 15記載の半導体記憶装置。

【請求項17】 それぞれが所定の間隔を空けて行方向に沿って配置された 複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複 数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行 を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置さ れた複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル 行とをそれぞれ含む第1メモリセルアレイおよび第2メモリセルアレイと、

前記第1メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第1 冗長救済信号を生成する第1冗長救済信号生成回路と、

前記第2メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第2 冗長救済信号を生成する第2冗長救済信号生成回路と、 アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記第1冗長救済信号生成回路によって生成された前記第1冗長救済信号に応じて、前記第1メモリセルアレイに含まれる冗長メモリセル行を選択する第1行デコーダと、

前記行アドレス信号を受け取り、前記第2冗長救済信号生成回路によって生成 された前記第2冗長救済信号に応じて、前記第2メモリセルアレイに含まれる冗 長メモリセル行を選択する第2行デコーダとを具備しており、

前記第1冗長救済信号生成回路および前記第2冗長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイとの間にそれぞれ配置されており、

前記第1行デコーダは、前記第1メモリセルアレイを挟んで前記第1冗長救済 信号生成回路と対向するように配置されており、

前記第2行デコーダは、前記第2メモリセルアレイを挟んで前記第2冗長救済 信号生成回路と対向するように配置されていることを特徴とする半導体記憶装置

【請求項18】 前記第1行デコーダと前記第1冗長救済信号生成回路との間には、前記第1冗長救済信号を前記第1行デコーダへ供給するための第1冗長救済信号線が前記第1メモリセルアレイを横切るように配置されており、

前記第2行デコーダと前記第2冗長救済信号生成回路との間には、前記第2冗 長救済信号を前記第2行デコーダへ供給するための第2冗長救済信号線が前記第 2メモリセルアレイを横切るように配置されている、請求項17記載の半導体記 憶装置。

【請求項19】 前記半導体記憶装置は、スタティックラム(SRAM)であり、

前記第1および第2メモリセルアレイと前記第1および第2冗長救済信号生成回路とは、SRAMマクロの内部に配置されており、

前記第1および第2行デコーダは、前記SRAMマクロの外部に配置されている、請求項17記載の半導体記憶装置。

【請求項20】 それぞれが所定の間隔を空けて行方向に沿って配置された

複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とをそれぞれ含む第1メモリセルアレイおよび第2メモリセルアレイと、

前記第1メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第1 冗長救済信号と前記第2メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第2冗長救済信号とを生成する冗長救済信号生成回路と、

アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記第1冗長救済信号に応じて、前記第1メモリセルアレイに含まれる冗長メモリセル行を選択する第1行デコーダと、

前記行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成され た前記第2冗長救済信号に応じて、前記第2メモリセルアレイに含まれる冗長メ モリセル行を選択する第2行デコーダとを具備しており、

前記冗長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイとの間に配置されており、

前記第1行デコーダは、前記第1メモリセルアレイを挟んで前記冗長救済信号 生成回路と対向するように配置されており、

前記第2行デコーダは、前記第2メモリセルアレイを挟んで前記冗長救済信号 生成回路と対向するように配置されていることを特徴とする半導体記憶装置。

【請求項21】 前記第1行デコーダと前記冗長救済信号生成回路との間には、前記第1冗長救済信号を前記第1行デコーダへ供給するための第1冗長救済信号線が前記第1メモリセルアレイを横切るように配置されており、

前記第2行デコーダと前記冗長救済信号生成回路との間には、前記第2冗長救済信号を前記第2行デコーダへ供給するための第2冗長救済信号線が前記第2メモリセルアレイを横切るように配置されている、請求項20記載の半導体記憶装置。

【請求項22】 前記半導体記憶装置は、スタティックラム (SRAM) で

あり、

前記第1および第2メモリセルアレイと前記冗長救済信号生成回路とは、SRAMマクロの内部に配置されており、

前記第1および第2行デコーダは、前記SRAMマクロの外部に配置されている、請求項20記載の半導体記憶装置。

【請求項23】 前記冗長救済信号生成回路は、前記第1冗長救済信号を表す情報と前記第2冗長救済信号を表す情報とが記憶された冗長救済情報メモリと

前記冗長救済情報メモリに記憶された情報によって表される前記第1冗長救済信号および前記第2冗長救済信号を前記第1行デコーダおよび前記第2行デコーダへそれぞれ供給するように動作するスイッチ手段と、

前記スイッチ手段の動作を制御するスイッチ制御手段とを有している、請求項 20記載の半導体記憶装置。

【請求項24】 それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とをそれぞれ含む第1メモリセルアレイおよび第2メモリセルアレイと、

前記第1メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第1 冗長救済信号と前記第2メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第2冗長救済信号とを生成する冗長救済信号生成回路と、

アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記第1冗長救済信号に応じて、前記第1メモリセルアレイに含まれる冗長メモリセル行を選択する第1行デコーダと、

前記行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成され た前記第2冗長救済信号に応じて、前記第2メモリセルアレイに含まれる冗長メ モリセル行を選択する第2行デコーダとを具備しており、 前記冗長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイとの間に配置されており、

前記第1行デコーダは、前記第1メモリセルアレイと前記冗長救済信号生成回路との間に配置されており、

前記第2行デコーダは、前記第2メモリセルアレイと前記冗長救済信号生成回路との間に配置されていることを特徴とする半導体記憶装置。

【請求項25】 それぞれが所定の間隔を空けて列方向に沿って配置された 複数のメモリセルによってそれぞれ構成された複数列のメモリセル列と、前記複 数列のメモリセル列のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル列 を救済するためにそれぞれが前記所定の間隔を空けて前記列方向に沿って配置さ れた複数の冗長メモリセルによって構成された少なくとも1列の冗長メモリセル 行とをそれぞれ含んでいる第1メモリセルアレイおよび第2メモリセルアレイと

前記欠陥メモリセル列のアドレスを示す冗長救済信号を生成する冗長救済信号 生成回路と、

アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記冗長救済信号に応じて前記冗長メモリセル列を選択する列デコーダとを具備しており、

前記列デコーダは、前記第1メモリセルアレイと前記第2メモリセルアレイと の間に配置されており、

前記冗長救済信号生成回路は、前記第₁メモリセルアレイを挟んで前記列デコーダと対向するように配置されていることを特徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、一般に半導体記憶装置に関し、特に欠陥を有するメモリセルを救済するための冗長救済機能を備えた半導体記憶装置に関する。

[0002]

【従来の技術】

スタティックランダムアクセスメモリ(以下、「SRAM」と記載する)およびダイナミックランダムアクセスメモリ(以下、「DRAM」と記載する)などのような高集積半導体記憶装置は、製造における歩留まりを向上させるために冗長救済回路を搭載している。製造された半導体記憶装置におけるメモリセルアレイ内において、欠陥を有するメモリセルが存在するときには、欠陥を有するメモリセルを含むメモリセル行またはメモリセル列が、予め定められた予備の冗長メモリセル行または冗長メモリセル列と機能的に置き換えられる。

このように欠陥メモリセルを含むメモリセル行またはメモリセル列を冗長メモリセル行または冗長メモリセル列と置き換える冗長救済機能は、SRAMおよびDRAM等のような半導体記憶装置一般に適用することができる。以下の記載においては、一例として、このような冗長救済機能を有するSRAMを説明する。

[0003]

図8は、従来の半導体記憶装置90の構成を示すブロック図である。半導体記憶装置90は、SRAMによって構成されている。図8には、ヒューズを選択的に切断することにより記録された欠陥メモリセルのアドレスを示す情報に基づいて冗長救済信号を生成する冗長救済信号生成回路1を有する従来のSRAMにおけるブロック図が示されている。

[0004]

半導体記憶装置90は、SRAMマクロ80を備えている。SRAMマクロ8 0には、メモリセルアレイ2が設けられている。メモリセルアレイ2は、それぞれが所定の間隔を空けて行方向に沿って配置されたm個(mは2以上の整数)の メモリセル4によってそれぞれ構成されたn行(nは2以上の整数)のメモリセ ル行を有している。メモリセルアレイ2には、n行のメモリセル行のうち欠陥を 有する欠陥メモリセル5を含む欠陥メモリセル行を救済するためにそれぞれが所 定の間隔を空けて行方向に沿って配置されたm個の冗長メモリセル6によって構 成された少なくとも1行の冗長メモリセル行7が設けられている。

[0005]

メモリセルアレイ 2 は、n行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線W L a (0) 、 \cdots 、W L a (n-1) および少なくとも

1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WLa(r)(rは1以上の整数)を有している。

[0006]

メモリセルアレイ 2 には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対 B L a (0) / N B L a (0) ... 、B L a (m-1) / N B L a (m-1) が設けられている。

[0007]

半導体記憶装置90には、行方向冗長救済信号生成回路1がSRAMマクロ8 0と隣接する位置に設けられている。行方向冗長救済信号生成回路1は、選択的 に切断することにより欠陥メモリセル5のアドレスを記憶するための複数の図示 しないヒューズを備えており、ヒューズによって記憶された欠陥メモリセル5の アドレスに基づいて、欠陥メモリセル5を有する欠陥メモリセル行のアドレスを 示す冗長救済信号を生成する。

[0008]

SRAMマクロ80には、行デコーダ3が、メモリセルアレイ2と行方向冗長 教済信号生成回路1とによって挟まれる位置に設けられている。行デコーダ3は 、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受 け取り、冗長救済信号生成回路1によって生成された冗長救済信号に応じて、冗 長メモリセル行7に沿って配置されたワード線WLa(r)を選択する。

[0009]

SRAMマクロ80は、データ入出力回路12を有している。データ入出力回路12には、列デコーダ9が設けられている。列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLa(0)/NBLa(0)、…、BLa(m-1)/NBLa(m-1)のいずれかを選択する。データ入出力回路12は、行デコーダ3および列デコーダ9によって選択されたメモリセルに対してデータを書き込み、または選択されたメモリセルからデータを読み出す。

[0010]

SRAMマクロ80には、制御回路11が設けられている。制御回路11は、

行デコーダ3および列デコーダ9が設けられたデータ入出力回路12の動作を制御する。

[0011]

このように構成された半導体記憶装置90の動作を説明する。まず、外部から 入力される行アドレス信号および列アドレス信号によって、欠陥を有さないメモ リセル4が指定されているときの動作を説明する。

[0012]

行アドレス信号が行デコーダ3に入力されると、行デコーダ3は入力された行アドレス信号に応じて、欠陥を有さないメモリセル4に対応するワード線WLa (j)を選択する。そして、ワード線WLa(j)に対応するメモリセル4が、対応するビット線対BLa(i)/NBLa(i)と電気的に接続される。データ入出力回路12に設けられた列デコーダ9は、外部から入力された列アドレス信号に応じて、メモリセル4に対応するビット線対BLa(i)/NBLa(i)を選択する。このため、メモリセル4と電気的に接続されたビット線対BLa(i)/NBLa(i)が、データ入出力回路12と電気的に接続される。

[0013]

書き込み動作時においては、データ入出力回路12へ外部から入力された入力 データがビット線対BLa(i)/NBLa(i)を通ってメモリセル4へ書き 込まれる。読み出し動作時においては、メモリセル4に記憶されているデータが ビット線対BLa(i)/NBLa(i)を通ってデータ入出力回路12へ読み 出され、データ入出力回路12から外部へ出力される。

[0014]

次に、外部から入力される行アドレス信号および列アドレス信号によって指定 されるメモリセルが欠陥を有する欠陥メモリセル5であるときの動作を説明する

[0015]

欠陥メモリセル5を指定する行アドレス信号が行デコーダ3に入力されると、 行デコーダ3は、入力された行アドレス信号によって示されるアドレスと、行方 向冗長救済信号生成回路1によって生成された冗長救済信号が示す欠陥メモリセ ル5を有する欠陥メモリセル行のアドレスとを比較し、両者が一致しているので、行デコーダ3は、欠陥メモリセル5に対応するワード線WLa(k)を選択する替わりに冗長メモリセル6に対応するワード線WLa(r)を選択する。このように、欠陥メモリセル5を含む欠陥メモリセル行と冗長メモリセル6を含む冗長メモリセル行7とを機能的に置き換えることによって、欠陥メモリセル5を救済することができる。

[0016]

図9は、従来の他の半導体記憶装置90Aの構成を示すブロック図である。図8を参照して前述した半導体記憶装置90の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体記憶装置90と異なる点は、メモリセルアレイ2を2個のメモリセルアレイ2Aに分割し、分割されたメモリセルアレイ2Aの間に行デコーダ3を配置した点、および2個のメモリセルアレイ2Aおよび行デコーダ3と対向する位置に冗長救済信号生成回路1を配置している点である。

[0017]

半導体記憶装置90Aは、SRAMマクロ80Aを備えている。SRAMマクロ80Aには、メモリセルアレイ2を分割した2個のメモリセルアレイ2Aが設けられている。2個のメモリセルアレイ2Aの間には、行デコーダ3が設けられている。半導体記憶装置90Aには、行方向冗長救済信号生成回路1が、行デコーダ3および2個のメモリセルアレイ2Aと対向するようにSRAMマクロ80Aの外部に設けられている。

[0018]

SRAMマクロ80Aは、2個のメモリセルアレイ2Aと対向する位置にそれぞれ設けられた2個のデータ入出力回路12を有している。各データ入出力回路12には、列デコーダ9がそれぞれ設けられている。2個のデータ入出力回路12の間には、制御回路11が設けられている。

[0019]

大容量のSRAMにおいては、各メモリセル行の方向に沿って多数のメモリセルが配置される。このため、メモリセル行に沿って配置されるワード線の長さが

長くなるために、ワード線の配線負荷が増大する。従って、ワード線を流れる信号が遅延する。その結果、メモリセルへアクセスするための動作速度が低下する

[0020]

図9に示すように、メモリセルアレイを2個のメモリセルアレイ2Aに分割し、分割された2個のメモリセルアレイ2Aの間に行デコーダ3を配置すると、ワード線の長さが半減する。従って、ワード線の長さが長くなるために配線負荷が増大することによる信号の遅延を低減することができる。

[0021]

行方向冗長救済信号生成回路1に設けられたヒューズはレーザー等により切断されるため、ヒューズ上にワード線を通すことはできない。それゆえに、図9に示すように構成されたSRAMにおいて、ヒューズが設けられた行方向冗長救済信号発生回路1をSRAMマクロ80Aの内部に配置しようとすると、ヒューズが設けられた領域を迂回してワード線を配置しなければならないため、ヒューズがワード線を配線する妨げとなる。従って、ヒューズが設けられた行方向冗長救済信号発生回路1はSRAMマクロ80A内には配置されずに、図9に示すように、SRAMマクロ80Aの外部に配置される。

[0022]

また、SRAMマクロにおけるワード線の配線の自由度をより向上させることのできる構成が、ISSCC(0-7803-5129-0/99)に開示されている。

[0023]

【発明が解決しようとする課題】

しかしながら、前述したように大容量のSRAMにおいては、各メモリセル行の方向に沿って多数のメモリセルが配置されるために、各メモリセル2Aの横方向の長さが長くなる。このため、図9に示す半導体記憶装置90Aの構成では、行方向冗長救済信号生成回路1の左右に形成される空きスペースが増大するという問題がある。

[0024]

また、前述した I S S C C (0-7803-5129-0/99)において開示されている構成においては、ヒューズを含む冗長救済信号生成回路が S R A M マクロとは分離されてチップの辺縁部に配置されており、また、 S R A M マクロとに長救済信号生成回路との間を接続するための信号線が配線されるために、チップ全体における面積ロスが生じるという問題が生じる。

[0025]

本発明は係る問題を解決するためになされたものであり、その目的は、空きスペースを低減し、面積ロスを抑えることができる半導体記憶装置を提供することにある。

[0026]

本発明の他の目的は、SRAMマクロにおけるワード線の配線が制約を受けないように冗長救済信号生成回路が配置された半導体記憶装置を提供することにある。

[0027]

【課題を解決するための手段】

かかる目的を解決するために本発明に係る半導体記憶装置は、それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とを含んでいるメモリセルアレイと、前記欠陥メモリセル行のアドレスを示す冗長救済信号を生成する冗長救済信号生成回路と、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記冗長救済信号に応じて前記冗長メモリセル行を選択する行デコーダとを具備しており、前記冗長救済信号生成回路は、前記メモリセルアレイを挟んで前記行デコーダと対向するように配置されていることを特徴とする。

[0028]

本発明に係る他の半導体記憶装置は、それぞれが所定の間隔を空けて行方向に

沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とをそれぞれ含んでいる第1メモリセルアレイおよび第2メモリセルアレイと、前記欠陥メモリセル行のアドレスを示す冗長救済信号を生成する冗長救済信号生成回路と、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記冗長救済信号生成回路によって生成された前記冗長救済信号に応じて前記冗長メモリセル行を選択する行デコーダとを具備しており、前記行デコーダは、前記第1メモリセルアレイと前記第2メモリセルアレイとの間に配置されており、前記冗長救済信号生成回路は、前記第1メモリセルアレイとの間に配置されており、前記冗長救済信号生成回路は、前記第1メモリセルアレイとの間に配置されており、前記冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで前記行デコーダと対向するように配置されていることを特徴とする。

[0029]

本発明に係るさらに他の半導体記憶装置は、それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行と、複数列のメモリセル列のうち前記欠陥メモリセルを含む欠陥メモリセル列を救済するためにそれぞれが所定の間隔を空けて列方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1列の冗長メモリセル列とを含んでいるメモリセルアレイと、前記欠陥メモリセル行のアドレスを示す第1冗長救済信号を生成する第1冗長救済信号生成回路と、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記第1冗長救済信号生成回路によって生成された前記第1冗長救済信号に応じて前記冗長メモリセル行を選択する行デコーダと、前記欠陥メモリセル列のアドレスを示す第2冗長救済信号を生成する第2冗長救済信号生成回路と、前記アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取りた。

り、前記第2冗長救済信号生成回路によって生成された前記第2冗長救済信号に 応じて前記冗長メモリセル列を選択する列デコーダとを具備しており、前記第1 冗長救済信号生成回路は、前記メモリセルアレイを挟んで前記行デコーダと対向 するように配置されており、前記第2冗長救済信号生成回路は、前記メモリセル アレイを挟んで前記列デコーダと対向するように配置されていることを特徴とす る。

[0030]

本発明に係るさらに半導体記憶装置は、他のそれぞれが所定の間隔を空けて行 方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行の メモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセル を含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前 記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくと も1行の冗長メモリセル行と、複数列のメモリセル列のうち前記欠陥メモリセル を含む欠陥メモリセル列を救済するためにそれぞれが所定の間隔を空けて列方向 に沿って配置された複数の冗長メモリセルによって構成された少なくとも1列の 冗長メモリセル列とをそれぞれ含んでいる第1メモリセルアレイ、第2メモリセ ルアレイ、第3メモリセルアレイおよび第4メモリセルアレイと、前記欠陥メモ リセル行のアドレスをそれぞれ示す第1および第2行方向冗長救済信号をそれぞ れ生成する第1および第2行方向冗長救済信号生成回路と、アクセスすべきメモ リセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記第1およ び第2行方向冗長救済信号生成回路によってそれぞれ生成された前記第1および 第2行方向冗長救済信号に応じて前記冗長メモリセル行をそれぞれ選択する第1 および第2行デコーダと、前記欠陥メモリセル列のアドレスをそれぞれ示す第1 および第2列方向冗長救済信号をそれぞれ生成する第1および第2列方向冗長救 済信号生成回路と、前記アクセスすべきメモリセルが含まれるメモリセル列を示 す列アドレス信号を受け取り、前記第1および第2列方向冗長救済信号生成回路 によってそれぞれ生成された前記第1および第2列方向冗長救済信号に応じて前 記冗長メモリセル列をそれぞれ選択する第1および第2列デコーダとを具備して おり、前記第1行デコーダは、行方向に沿って配置された前記第1メモリセルア

レイと前記第2メモリセルアレイとの間に配置されており、前記第2行デコーダは、前記行方向に沿って配置された前記第3メモリセルアレイと前記第4メモリセルアレイとの間に配置されており、前記第1列デコーダは、列方向に沿って配置された前記第1メモリセルアレイと前記第3メモリセルアレイとの間に配置されており、前記第2列デコーダは、前記列方向に沿って配置された前記第2メモリセルアレイと前記第4メモリセルアレイとの間に配置されており、前記第1行方向冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで前記第1行デコーダと対向するように配置されており、前記第2行デコーダと対向するように配置されており、前記第1列方向冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで前記第1列方向冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで前記第1列デコーダと対向するように配置されており、前記第2列方向冗長救済信号生成回路は、前記第2メモリセルアレイを挟んで前記第2列デコーダと対向するように配置されていることを特徴とする。

[0031]

本発明に係るさらに他の半導体記憶装置は、それぞれが所定の間隔を空けて行方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行のメモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行とをそれぞれ含む第1メモリセルアレイおよび第2メモリセルアレイと、前記第1メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第1冗長救済信号を生成する第1冗長救済信号生成回路と、前記第2メモリセルアレイに含まれる欠陥メモリセル行のアドレスを示す第2冗長救済信号を生成する第2冗長救済信号生成回路と、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記第1兄長救済信号生成回路によって生成された前記第1兄長救済信号生成回路によって生成された前記第2冗長救済信号生成回路によって生成された前記第2冗長救済信号に応じて、前記第2メモリセル行を

選択する第2行デコーダとを具備しており、前記第1冗長救済信号生成回路および前記第2冗長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイとの間にそれぞれ配置されており、前記第1行デコーダは、前記第1メモリセルアレイを挟んで前記第1冗長救済信号生成回路と対向するように配置されており、前記第2行デコーダは、前記第2メモリセルアレイを挟んで前記第2冗長救済信号生成回路と対向するように配置されていることを特徴とする。

[0032]

本発明に係るさらに他の半導体記憶装置は、それぞれが所定の間隔を空けて行 方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行の メモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセル を含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前 記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくと も1行の冗長メモリセル行とをそれぞれ含む第1メモリセルアレイおよび第2メ モリセルアレイと、前記第1メモリセルアレイに含まれる欠陥メモリセル行のア ドレスを示す第1冗長救済信号と前記第2メモリセルアレイに含まれる欠陥メモ リセル行のアドレスを示す第2冗長救済信号とを生成する冗長救済信号生成回路 と、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を 受け取り、前記冗長救済信号生成回路によって生成された前記第1冗長救済信号 に応じて、前記第1メモリセルアレイに含まれる冗長メモリセル行を選択する第 1 行デコーダと、前記行アドレス信号を受け取り、前記冗長救済信号生成回路に よって生成された前記第2冗長救済信号に応じて、前記第2メモリセルアレイに 含まれる冗長メモリセル行を選択する第2行デコーダとを具備しており、前記冗 長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイ との間に配置されており、前記第1行デコーダは、前記第1メモリセルアレイを 挟んで前記冗長救済信号生成回路と対向するように配置されており、前記第2行 デコーダは、前記第2メモリセルアレイを挟んで前記冗長救済信号生成回路と対 向するように配置されていることを特徴とする。

[0033]

本発明に係るさらに他の半導体記憶装置は、それぞれが所定の間隔を空けて行

方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数行の メモリセル行と、前記複数行のメモリセル行のうち欠陥を有する欠陥メモリセル を含む欠陥メモリセル行を救済するためにそれぞれが前記所定の間隔を空けて前 記行方向に沿って配置された複数の冗長メモリセルによって構成された少なくと も1行の冗長メモリセル行とをそれぞれ含む第1メモリセルアレイおよび第2メ モリセルアレイと、前記第1メモリセルアレイに含まれる欠陥メモリセル行のア ドレスを示す第1冗長救済信号と前記第2メモリセルアレイに含まれる欠陥メモ リセル行のアドレスを示す第2冗長救済信号とを生成する冗長救済信号生成回路 と、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を 受け取り、前記冗長救済信号生成回路によって生成された前記第1冗長救済信号 に応じて、前記第1メモリセルアレイに含まれる冗長メモリセル行を選択する第 1 行デコーダと、前記行アドレス信号を受け取り、前記冗長救済信号生成回路に よって生成された前記第2冗長救済信号に応じて、前記第2メモリセルアレイに 含まれる冗長メモリセル行を選択する第2行デコーダとを具備しており、前記冗 長救済信号生成回路は、前記第1メモリセルアレイと前記第2メモリセルアレイ との間に配置されており、前記第1行デコーダは、前記第1メモリセルアレイと 前記冗長救済信号生成回路との間に配置されており、前記第2行デコーダは、前 記第2メモリセルアレイと前記冗長救済信号生成回路との間に配置されているこ とを特徴とする。

[0034]

本発明に係るさらに他の半導体記憶装置は、それぞれが所定の間隔を空けて列方向に沿って配置された複数のメモリセルによってそれぞれ構成された複数列のメモリセル列と、前記複数列のメモリセル列のうち欠陥を有する欠陥メモリセルを含む欠陥メモリセル列を救済するためにそれぞれが前記所定の間隔を空けて前記列方向に沿って配置された複数の冗長メモリセルによって構成された少なくとも1列の冗長メモリセル行とをそれぞれ含んでいる第1メモリセルアレイおよび第2メモリセルアレイと、前記欠陥メモリセル列のアドレスを示す冗長救済信号を生成する冗長救済信号生成回路と、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、前記冗長救済信号生成回路によって

生成された前記冗長救済信号に応じて前記冗長メモリセル列を選択する列デコーダとを具備しており、前記列デコーダは、前記第1メモリセルアレイと前記第2メモリセルアレイとの間に配置されており、前記冗長救済信号生成回路は、前記第1メモリセルアレイを挟んで前記列デコーダと対向するように配置されていることを特徴とする。

[0035]

【発明の実施の形態】

本発明に係る半導体記憶装置においては、冗長救済信号生成回路がメモリセル アレイを挟んで行デコーダと対向するように配置される。このため、冗長救済信 号生成回路の配置に起因する面積ロスを低減することができる半導体記憶装置を 提供することができる。

[0036]

前記行デコーダと前記冗長救済信号生成回路との間には、前記冗長救済信号を 前記行デコーダへ供給するための冗長救済信号線が前記メモリセルアレイを横切 るように配置されていることが好ましい。冗長救済信号線の配線に起因する面積 ロスを低減することができるからである。

[0037]

前記行デコーダが前記行アドレス信号に応じて前記複数行のメモリセル行のうちの1行を選択するために、前記複数のメモリセル行ごとに前記行方向に沿ってそれぞれ配置された複数のワード線をさらに具備しており、前記冗長救済信号線は、互いに隣接するワード線の間に配置されていることが好ましい。互いに隣接するワード線を冗長救済信号線によって遮蔽することができるからである。

[0038]

前記冗長救済信号線と前記複数のワード線とは、同一の配線層に形成されていることが好ましい。互いに隣接するワード線を遮蔽する効果をさらに高めることができるからである。

[0039]

前記半導体記憶装置は、スタティックラム(SRAM)であり、前記メモリセルアレイと前記行デコーダとは、SRAMマクロの内部に配置されており、前記

冗長救済信号生成回路は、前記SRAMマクロの外部に配置されていることが好ましい。配線の妨げとなるヒューズ領域を有する冗長救済信号生成回路がSRA Mマクロの外部に配置されるために、SRAMマクロにおける信号配線が冗長救済信号生成回路によって制約を受けないからである。

[0040]

前記行デコーダは、前記行アドレス信号によって示される前記メモリセル行の アドレスが、前記冗長救済信号によって示される前記欠陥メモリセル行のアドレ スと一致したときに、前記冗長メモリセル行を選択することが好ましい。欠陥メ モリセルヘアクセスすることを防止するためである。

[0041]

前記メモリセルアレイは、長方形状をしており、前記行デコーダは、前記メモリセルアレイの前記列方向に沿った一方の辺に対向するように配置されており、前記冗長救済信号生成回路は、前記メモリセルアレイの前記列方向に沿った他方の辺に対向するように配置されていることが好ましい。冗長救済信号生成回路の配置に起因する面積ロスをより効果的に低減するためである。

[0042]

前記複数行のメモリセル行をそれぞれ構成する前記複数のメモリセルおよび前記少なくとも1行の冗長メモリセル行を構成する複数の冗長メモリセルは、マトリックス状に配置されており、前記アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、前記列アドレス信号によって示されるメモリセル列を選択する列デコーダをさらに具備することが好ましい。アクセスすべきメモリセルを簡単な構成によって選択するためである。

[0043]

以下、図面を参照して本発明の実施の形態を説明する。

[0044]

(実施の形態1)

図1は、実施の形態1に係る半導体記憶装置100の構成を示すブロック図である。半導体記憶装置100は、SRAMによって構成されている。半導体記憶装置100は、SRAMマクロ10を備えている。SRAMマクロ10には、略

長方形状をした2個のメモリセルアレイ2が設けられている。

[0045]

各メモリセルアレイ2は、それぞれが所定の間隔を空けて行方向に沿って配置されたm個(mは2以上の整数)のメモリセル4によってそれぞれ構成されたm行(mは2以上の整数)のメモリセル行をそれぞれ有している。各メモリセルアレイ2には、m行のメモリセル行のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル行を救済するために、それぞれが所定の間隔を空けて行方向に沿って配置されたm個の冗長メモリセル6によって構成された少なくとも1行の冗長メモリセル行7がそれぞれ設けられている。

[0046]

2個のメモリセルアレイ2の間には、行デコーダ3が2個のメモリセルアレイ 2にそれぞれ対向するように設けられている。

[0047]

SRAMマクロ10には、各メモリセルアレイ2にそれぞれ設けられた n 行のメモリセル行ごとに行方向に沿ってそれぞれ配置された n 本のワード線WL(0)、…、WL(n-1)が、一方のメモリセルアレイ2と行デコーダ3と他方のメモリセルアレイ2とをそれぞれ横切るように設けられている。また、SRAMマクロ10には、各メモリセルアレイ2にそれぞれ設けられた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WL(r)(rは1以上の整数)が、一方のメモリセルアレイ2と行デコーダ3と他方のメモリセルアレイ2とをそれぞれ横切るように設けられている。

[0048]

一方のメモリセルアレイ2には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対BLa(0)/NBLa(0)、…、BLa(m-1)が設けられている。他方のメモリセルアレイ2には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対BLb(0)/NBLb(0)、…、BLb(m-1)/NBLb(m-1)が設けられている。

[0049]

半導体記憶装置100には、一方のメモリセルアレイ2を挟んで行デコーダ3と対向するように行方向冗長救済信号生成回路1がSRAMマクロ10の外部に設けられている。行方向冗長救済信号生成回路1は、選択的に切断することにより欠陥メモリセル5のアドレスを記憶するための複数の図示しないヒューズを備えており、ヒューズに記憶された欠陥メモリセル5のアドレスに基づいて、欠陥メモリセル5を有する欠陥メモリセル行のアドレスを示す冗長救済信号を生成する。

[0050]

行デコーダ3と冗長救済信号生成回路1との間には、冗長救済信号を行デコーダ3へ供給するための冗長救済信号線8が一方のメモリセルアレイ2を横切るように配置されている。冗長救済信号線8は、互いに隣接するワード線WL(j)とワード線WL(j-1)との間を通るように配置されている。冗長救済信号線8とワード線WL(0)ないしワード線WL(n-1)とは同一の配線層に形成されている。

[0051]

行デコーダ3は、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、冗長救済信号生成回路1によって生成された冗長救済信号に応じて、冗長メモリセル行7に沿って配置されたワード線WL(r)を選択する。

[0052]

SRAMマクロ10は、2個のメモリセルアレイ2にそれぞれ対向するように配置された2個のデータ入出力回路12を有している。各データ入出力回路12には、列デコーダ9がそれぞれ設けられている。一方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLa(0)/NBLa(0)、…、BLa(m-1)/NBLa(m-1)のいずれかを選択する。他方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLb(0)/NBLb(m-1)のいずれかを選択す

る。各データ入出力回路 1 2 は、行デコーダ 3 および各列デコーダ 9 によって選択されたメモリセルに対してデータを書き込み、または選択されたメモリセルからデータを読み出す。

[0053]

SRAMマクロ10には、制御回路11が設けられている。制御回路11は、 行デコーダ3および各列デコーダ9がそれぞれ設けられたデータ入出力回路12 の動作を制御する。

[0054]

このように構成された半導体記憶装置100の動作を説明する。まず、外部から入力される行アドレス信号および列アドレス信号によって、欠陥を有さないメモリセル4が指定されているときの動作を説明する。

[0055]

行アドレス信号が行デコーダ3に入力されると、行デコーダ3は入力された行アドレス信号によって示されるアドレスと行方向冗長救済信号生成回路1によって生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル行のアドレスとを比較し、両者が一致していないので、欠陥を有さないメモリセル4に対応するワード線WL(j)を選択する。そして、ワード線WL(j)に対応するメモリセル4が、対応するビット線対BLa(i)/NBLa(i)と電気的に接続される。データ入出力回路12に設けられた列デコーダ9は、外部から入力された列アドレス信号に応じて、メモリセル4に対応するビット線対BLa(i)/NBLa(i)を選択する。従って、メモリセル4と電気的に接続されたビット線対BLa(i)/NBLa(i)がよモリセル4と電気的に接続されたビット線対BLa(i)/NBLa(i)が、データ入出力回路12と電気的に接続される。

[0056]

書き込み動作時においては、データ入出力回路 12 へ外部から入力された入力データがビット線対 B L a (i) /N B L a (i) を通ってメモリセル4 へ書き込まれる。読み出し動作時においては、メモリセル4 に記憶されているデータがビット線対 B L a (i) /N B L a (i) を通ってデータ入出力回路 12 へ読み出され、データ入出力回路 12 から外部へ出力される。

[0057]

次に、外部から入力される行アドレス信号および列アドレス信号によって指定 されるメモリセルが欠陥を有する欠陥メモリセル5であるときの動作を説明する

[0058]

欠陥メモリセル5を指定する行アドレス信号が行デコーダ3に入力されると、 行デコーダ3は、入力された行アドレス信号によって示されるアドレスと、行方 向冗長救済信号生成回路1によって生成された冗長救済信号が示す欠陥メモリセ ル5を有する欠陥メモリセル行のアドレスとを比較し、両者が一致しているので 、行デコーダ3は、欠陥メモリセル5に対応するワード線WL(j-1)を選択 する替わりに冗長メモリセル6に対応するワード線WL(r)を選択する。この ように、欠陥メモリセル5を含む欠陥メモリセル行を冗長メモリセル6を含む冗 長メモリセル行7に機能的に置き換えることによって、欠陥メモリセル5を救済 することができる。

[0059]

以上のように実施の形態1によれば、行方向冗長救済信号生成回路1は、一方のメモリセルアレイ2を挟んで行デコーダ3と対向するように配置されている。 このため、行方向冗長救済信号生成回路1の配置に起因する面積ロスを低減する ことができる。

[0060]

(実施の形態2)

図2は、実施の形態2に係る半導体記憶装置100Aの構成を示すブロック図である。図1を参照して前述した半導体記憶装置100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体記憶装置100と異なる点は、行デコーダ3の替わりに2個の行デコーダ3Aを備えている点である。

[0061]

半導体記憶装置100Aは、SRAMによって構成されている。半導体記憶装置100Aは、SRAMマクロ10Aを備えている。SRAMマクロ10Aには

、略長方形状をした2個のメモリセルアレイ2が行方向に沿って設けられている

[0062]

各メモリセルアレイ2は、それぞれが所定の間隔を空けて行方向に沿って配置されたm個(mは2以上の整数)のメモリセル4によってそれぞれ構成されたm行(mは2以上の整数)のメモリセル行をそれぞれ有している。各メモリセルアレイ2には、m行のメモリセル行のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル行を救済するために、それぞれが所定の間隔を空けて行方向に沿って配置されたm個の冗長メモリセル6によって構成された少なくとも1行の冗長メモリセル行7がそれぞれ設けられている。

[0063]

SRAMマクロ10には、一方のメモリセルアレイ2に設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線WL1(0)、…、WL1(n-1)が、一方のメモリセルアレイ2を横切るように設けられている。また、SRAMマクロ10には、一方のメモリセルアレイ2に設けられた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WL1(r)(rは1以上の整数)が、一方のメモリセルアレイ2を横切るように設けられている。

[0064]

2個のメモリセルアレイ2の間には、2個の行デコーダ3Aが2個のメモリセルアレイ2にそれぞれ対向するように設けられている。

[0065]

SRAMマクロ10には、さらに、他方のメモリセルアレイ2に設けられた n行のメモリセル行ごとに行方向に沿ってそれぞれ配置された n本のワード線WL2(0)、…、WL2(n-1)が、他方のメモリセルアレイ2を横切るように設けられている。さらに、SRAMマクロ10には、他方のメモリセルアレイ2に設けられた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WL2(r)が、他方のメモリセルアレイ2を横切るように設けられている。

[0066]

[0067]

半導体記憶装置100Aには、一方のメモリセルアレイ2を挟んで一方のメモリセルアレイ2に隣接する行デコーダ3Aと対向するように行方向冗長救済信号生成回路1がSRAMマクロ10Aの外部に設けられており、他方のメモリセルアレイ2を挟んで他方のメモリセルアレイ2に隣接する行デコーダ3Aと対向するように他の行方向冗長救済信号生成回路1がSRAMマクロ10Aの外部に設けられている。

[0068]

各行方向冗長救済信号生成回路 1 は、選択的に切断することにより欠陥メモリセル 5 のアドレスを記憶するための複数の図示しないヒューズを備えており、ヒューズに記憶された欠陥メモリセル 5 のアドレスに基づいて、欠陥メモリセル 5 を有する欠陥メモリセル行のアドレスを示す冗長救済信号をそれぞれ生成する。

[0069]

一方の行デコーダ3 A と、対応する冗長救済信号生成回路 1 との間には、冗長 救済信号を一方の行デコーダ3 A へ供給するための冗長救済信号線8 が一方のメ モリセルアレイ2 を横切るように配置されている。冗長救済信号線8 は、互いに 隣接するワード線W L 1 (j) とワード線W L 1 (j-1) との間を通るように 配置されている。冗長救済信号線8 とワード線W L 1 (0) ないしワード線W L 1 (n-1) とは同一の配線層に形成されている。

[0070]

他方の行デコーダ3Aと、対応する冗長救済信号生成回路1との間には、冗長 救済信号を他方の行デコーダ3Aへ供給するための冗長救済信号線8が他方のメ モリセルアレイ2を横切るように配置されている。冗長救済信号線8は、互いに 隣接するワード線WL2(j)とワード線WL2(j-1)との間を通るように 配置されている。冗長救済信号線8とワード線WL2(0)ないしワード線WL 2(n-1)とは同一の配線層に形成されている。

[0071]

各行デコーダ3Aは、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号をそれぞれ受け取り、それぞれ対応する冗長救済信号生成回路 1によって生成された冗長救済信号に応じて、冗長メモリセル行7に沿って配置されたワード線WL1(r)、ワード線WL2(r)をそれぞれ選択する。

[0072]

SRAMマクロ10Aは、2個のメモリセルアレイ2にそれぞれ対向するように配置された2個のデータ入出力回路12を有している。各データ入出力回路12には、列デコーダ9がそれぞれ設けられている。一方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLa(0)/NBLa(0)、…、BLa(m-1)/NBLa(m-1)のいずれかを選択する。他方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLb(0)/NBLb(0)、…、BLb(m-1)/NBLb(m-1)のいずれかを選択する。各データ入出力回路12は、各行デコーダ3Aおよび各列デコーダ9によって選択されたメモリセルに対してデータを書き込み、または選択されたメモリセルからデータを読み出す。

[0073]

SRAMマクロ10Aには、制御回路11が設けられている。制御回路11は、各行デコーダ3Aおよび各列デコーダ9がそれぞれ設けられたデータ入出力回路12の動作を制御する。

[0074]

このように構成された半導体記憶装置100Aの動作を説明する。まず、外部から入力される行アドレス信号および列アドレス信号によって、欠陥を有さない

メモリセル4が指定されているときの動作を説明する。

[0075]

行アドレス信号が各行デコーダ3Aに入力されると、各行デコーダ3Aは入力された行アドレス信号によって示されるアドレスと行方向冗長救済信号生成回路1によって生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル行のアドレスとを比較し、両者が一致していないので、欠陥を有さないメモリセル4に対応するワード線WL1(j)およびワード線WL2(j)をそれぞれ選択する。そして、ワード線WL1(j)に対応するメモリセル4およびワード線WL2(j)に対応するメモリセル4が、それぞれ対応するビット線対BLa(i)/NBLa(i)およびビット線対BLb(i)/NBLb(i)とそれぞれ電気的に接続される。一方のメモリセル2に対向する一方のデータ入出力回路12に設けられた列デコーダ9は、外部から入力された列アドレス信号に応じて、メモリセル4に対応するビット線対BLa(i)/NBLa(i)を選択する。このため、メモリセル4と電気的に接続されたビット線対BLa(i)/NBLa(i)/NBLa(i)/NBLa(i)が、分別とでは対向するデータ入出力回路12と電気的に接続される。

[0076]

書き込み動作時においては、一方のデータ入出力回路 1 2 へ外部から入力された入力データがビット線対 B L a (i) / N B L a (i) を通ってメモリセル4 へ書き込まれる。読み出し動作時においては、メモリセル4に記憶されているデータがビット線対 B L a (i) / N B L a (i) を通って一方のデータ入出力回路 1 2 へ読み出され、一方のデータ入出力回路 1 2 から外部へ出力される。

[0077]

次に、外部から入力される行アドレス信号および列アドレス信号によって指定 されるメモリセルが一方のメモリセル2に含まれる欠陥メモリセル5であるとき の動作を説明する。

[0078]

欠陥メモリセル5を指定する行アドレス信号が各行デコーダ3Aに入力されると、欠陥メモリセル5を含むメモリセル2に対向する一方の行デコーダ3Aは、

入力された行アドレス信号によって示されるアドレスと、対応する行方向冗長救済信号生成回路1によってそれぞれ生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル行のアドレスとをそれぞれ比較し、両者が一致しているので、行デコーダ3Aは、欠陥メモリセル5に対応するワード線WL1(j-1)を選択する替わりに冗長メモリセル6に対応するワード線WL1(r)を選択する。このように、欠陥メモリセル5を含む欠陥メモリセル行を、冗長メモリセル6を含む冗長メモリセル行7に機能的に置き換えることによって、欠陥メモリセル5を救済することができる。

[0079]

以上のように実施の形態2によれば、一方の行方向冗長救済信号生成回路1は、一方のメモリセルアレイ2を挟んで一方の行デコーダ3Aと対向するように配置されており、他方の行方向冗長救済信号生成回路1は、他方のメモリセルアレイ2を挟んで他方の行デコーダ3Aと対向するように配置されている。このため、各行方向冗長救済信号生成回路1の配置に起因する面積ロスを低減することができる。

[0080]

また、2個のメモリセルアレイ2にそれぞれ対応する2個の行デコーダ3Aが 設けられており、それぞれのメモリセルアレイ2を横切るワード線は独立に選択 することができる。このため、各行デコーダ3Aが駆動すべきワード線の長さは 、前述した実施の形態1において行デコーダ3が駆動すべきワード線の長さの半 分で済む。その結果、行デコーダが消費する電力の省電力化を図ることができる

[0081]

(実施の形態3)

図3は、実施の形態3に係る半導体記憶装置100Bの構成を示すブロック図である。図1を参照して前述した半導体記憶装置100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。

[0082]

半導体記憶装置100Bは、SRAMによって構成されている。半導体記憶装置100Aは、SRAMマクロ10Bを備えている。SRAMマクロ10Bには、略長方形状をした2個のメモリセルアレイ2Bが列方向に沿って設けられている。

[0083]

各メモリセルアレイ2Bは、それぞれが所定の間隔を空けて列方向に沿って配置されたn個(nは2以上の整数)のメモリセル4によってそれぞれ構成されたm列(mは2以上の整数)のメモリセル列をそれぞれ有している。各メモリセルアレイ2Bには、m列のメモリセル列のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル列を救済するために、それぞれが所定の間隔を空けて列方向に沿って配置されたn個の冗長メモリセル6Bによって構成された少なくとも1列の冗長メモリセル列7Bがそれぞれ設けられている。

[0084]

SRAMマクロ10には、一方のメモリセルアレイ2Bに設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線WLa(0)、…、WLa(n-1)が、一方のメモリセルアレイ2Bを横切るように設けられている。また、SRAMマクロ10には、他方のメモリセルアレイ2Bに設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置された複数のワード線WLb(0)、…、WLb(n-1)が、他方のメモリセルアレイ2Bを横切るように設けられている。

[0085]

2個のメモリセルアレイ2Bの間には、データ入出力回路12Bが2個のメモリセルアレイ2Bにそれぞれ対向するように設けられている。データ入出力回路12Bには、列デコーダ9Bが設けられている。実施の形態3に係るSRAMは、大容量のメモリセルが搭載され、特に列方向に多数のメモリセルが配列される構成を想定しており、それゆえ長配線となる相補ビット線対の配線負荷による動作速度の低下を抑制するために、メモリセルアレイ領域をデータ入出力回路部12Bにより上下2つのプレーン(2個のメモリセルアレイ)に分割することにより、相補ビット線対の配線負荷を低減させている。

[0086]

SRAMマクロ10Bには、各メモリセルアレイ2Bにそれぞれ設けられたm列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対BLb(0)/NBLb(0)、…、BLb(m-1)/NBLb(m-1)が一方のメモリセル2B、列デコーダ9Bおよび他方のメモリセル2Bを横切るように設けられている。

[0087]

半導体記憶装置100Bには、一方のメモリセルアレイ2Bを挟んで列デコーダ9Bと対向するように列方向冗長救済信号生成回路1BがSRAMマクロ10Bの外部に設けられている。列方向冗長救済信号生成回路1Bは、選択的に切断することにより欠陥メモリセル5のアドレスを記憶するための複数の図示しないヒューズを備えており、ヒューズに記憶された欠陥メモリセル5のアドレスに基づいて、欠陥メモリセル5を有する欠陥メモリセル列のアドレスを示す冗長救済信号を生成する。

[0088]

列デコーダ9Bと列方向冗長救済信号生成回路1Bとの間には、冗長救済信号を列デコーダ9Bへ供給するための冗長救済信号線8Bが一方のメモリセルアレイ2Bを横切るように配置されている。冗長救済信号線8Bは、互いに隣接する相補ビット線対BLb(i-1)/NBLb(i-1)と相補ビット線対BLb(i)/NBLb(i)との間を通るように配置されている。冗長救済信号線8Bと相補ビット線対BLb(0)/NBLb(0)がいし相補ビット線対BLb(0)/NBLb(0)がいし相補ビット線対BLb(0)/NBLb(0)がいし相補ビット線対BLb(0)/NBLb(0)がいし相補ビット線対BLb(0)/NBLb(0)がいし相補ビット線対BLb(0)/NBLb(0)がいし相補ビット線対BLb(0)がいり相補ビット線対BLb(0)がいり相補ビット線対BLb(0)がいり相補ビット線対BLb(0)がいり相補ビット線対BLb(0)がいりる。

[0089]

各行デコーダ3は、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、受け取った行アドレス信号に基づいてワード線のいずれかを選択する。列デコーダ9 B は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対 B L b (0) / N B L b (0)、…、B L b (m-1) / N B L b (m-1) のいずれかを選択する

[0090]

データ入出力回路12Bは、行デコーダ3および列デコーダ9Bによって選択されたメモリセルに対してデータを書き込み、または選択されたメモリセルからデータを読み出す。

[0091]

SRAMマクロ10Bには、制御回路11が設けられている。制御回路11は、各行デコーダ3および列デコーダ9Bが設けられたデータ入出力回路12Bの動作を制御する。

[0092]

このように構成された半導体記憶装置100Bの動作を説明する。まず、外部から入力される行アドレス信号および列アドレス信号によって、欠陥を有さないメモリセル4が指定されているときの動作を説明する。

[0093]

行アドレス信号が各行デコーダ3に入力されると、各行デコーダ3は入力された行アドレス信号によって示されるアドレスに応じて、対応するワード線を選択する。そして、選択されたワード線に対応するメモリセル4が、対応するビット線対BLa(i)/NBLa(i)と電気的に接続される。

[0094]

データ入出力回路12Bに設けられた列デコーダ9Bは、外部から入力された列アドレス信号によって示されるアドレスと列方向冗長救済信号生成回路1Bによって生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル列のアドレスとを比較し、両者が一致していないので、欠陥を有さないメモリセル4に対応するビット線対BLa(i-1)/NBLa(i-1)を選択する。このため、メモリセル4と電気的に接続されたビット線対BLa(i-1)/NBLa(i-1)/NBLa(i-1)/NBLa(i-1)/NBLa(i-1)/NBLa(i-1)/N

[0095]

書き込み動作時においては、データ入出力回路12Bへ外部から入力された入力データがビット線対BLa(i-1)/NBLa(i-1)を通ってメモリセル4へ書き込まれる。読み出し動作時においては、メモリセル4に記憶されてい

[0096]

次に、外部から入力される行アドレス信号および列アドレス信号によって指定 されるメモリセルが欠陥を有する欠陥メモリセル5であるときの動作を説明する

[0097]

欠陥メモリセル5を指定する列アドレス信号が列デコーダ9Bに入力されると、列デコーダ9Bは、入力された列アドレス信号によって示されるアドレスと、列方向冗長救済信号生成回路1Bによって生成された冗長救済信号が示す欠陥メモリセル5を有する欠陥メモリセル列のアドレスとを比較し、両者が一致しているので、列デコーダ9Bは、欠陥メモリセル5に対応するビット線対BLa(i)/NBLa(i)を選択する替わりに冗長メモリセル6Bに対応するビット線対BLa(r)/NBLa(r)を選択する。このように、欠陥メモリセル5を含む欠陥メモリセル列を冗長メモリセル6を含む冗長メモリセル列7Bに機能的に置き換えることによって、欠陥メモリセル5を救済することができる。

[0098]

以上のように実施の形態3によれば、列方向冗長救済信号生成回路1Bは、一方のメモリセルアレイ2Bを挟んで列デコーダ9Bと対向するように配置されている。このため、列方向冗長救済信号生成回路1Bの配置に起因する面積ロスを 低減することができる。

[0099]

(実施の形態4)

図4は、実施の形態4に係る半導体記憶装置100Cの構成を示すブロック図である。図1および図3を参照して前述した半導体記憶装置100および100 Bの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。

[0100]

半導体記憶装置100Cは、SRAMによって構成されている。半導体記憶装

置100Cは、SRAMマクロ10Cを備えている。SRAMマクロ10Cには、略長方形状をした4個のメモリセルアレイ2Cが2行2列のマトリックス状に設けられている。

[0101]

各メモリセルアレイ2Cは、それぞれが所定の間隔を空けて行方向に沿って配置された n個(nは2以上の整数)のメモリセル4によってそれぞれ構成された n行のメモリセル行をそれぞれ有している。各メモリセルアレイ2Cには、n行のメモリセル行のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル行を 救済するために、それぞれが所定の間隔を空けて行方向に沿って配置された n個 の冗長メモリセルによって構成された少なくとも1行の冗長メモリセル行7がそれぞれ設けられている。さらに、各メモリセルアレイ2Cには、n列のメモリセル列のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル列を救済するために、それぞれが所定の間隔を空けて列方向に沿って配置された少なくとも n個 の冗長メモリセルによって構成された少なくとも 1 列の冗長メモリセル列7 B がそれぞれ設けられている。

[0102]

図4において右上に配置されたメモリセルアレイ2Cと左上に配置されたメモリセルアレイ2Cとの間に、行デコーダ3が2個のメモリセルアレイ2Cにそれぞれ対向するように設けられており、右下に配置されたメモリセルアレイ2Cと左下に配置されたメモリセルアレイ2Cとの間に、行デコーダ3が2個のメモリセルアレイ2Cにそれぞれ対向するように設けられている。

[0103]

SRAMマクロ10Cには、右上および左上のメモリセルアレイ2Cにそれぞれ設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線WLa(0)、…、WLa(n-1)が、右上のメモリセルアレイ2Cと行デコーダ3と左上のメモリセルアレイ2Cとをそれぞれ横切るように設けられている。また、SRAMマクロ10には、右上および左上のメモリセルアレイ2にそれぞれ設けられた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WLa(r)(rは1以上の整数)

が、右上のメモリセルアレイ2Cと行デコーダ3と左上のメモリセルアレイ2Cとをそれぞれ横切るように設けられている。

[0104]

SRAMマクロ10Cには、右下および左下のメモリセルアレイ2Cにそれぞれ設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置されたn本のワード線WLb(0)、…、WLb(n-1)が、右下のメモリセルアレイ2Cと行デコーダ3と左下のメモリセルアレイ2Cとをそれぞれ横切るように設けられている。また、SRAMマクロ10には、右下および左下のメモリセルアレイ2Cにそれぞれ設けられた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WLb(r)(rは1以上の整数)が、右下のメモリセルアレイ2Cと行デコーダ3と左下のメモリセルアレイ2Cとをそれぞれ横切るように設けられている。

[0105]

SRAMマクロ10Cには、右上および右下のメモリセルアレイ2Cにそれぞれ設けられたn列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたn組の相補ビット線対BLa(0)/NBLa(0)、…、BLa(n-1)/NBLa(n-1)が右上のメモリセル2C、列デコーダ9Bおよび右下のメモリセル2Cを横切るように設けられている。SRAMマクロ10Cには、左上および左下のメモリセルアレイ2Cにそれぞれ設けられたn列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたn組の相補ビット線対BLb(0)/NBLb(0)、…、BLb(n-1)/NBLb(n-1)が左上のメモリセル2C、列デコーダ9Bおよび左下のメモリセル2Cを横切るように設けられている。

[0106]

半導体記憶装置100Cには、右上のメモリセルアレイ2Cを挟んで上側の行デコーダ3と対向するように行方向冗長救済信号生成回路1がSRAMマクロ10Cの外部に設けられており、右下のメモリセルアレイ2Cを挟んで下側の行デコーダ3と対向するように行方向冗長救済信号生成回路1がSRAMマクロ10Cの外部に設けられている。各行方向冗長救済信号生成回路1は、選択的に切断することにより欠陥メモリセル5のアドレスを記憶するための複数の図示しない

ヒューズを備えており、ヒューズに記憶された欠陥メモリセル5のアドレスに基 づいて、欠陥メモリセル5を有する欠陥メモリセル行のアドレスを示す冗長救済 信号をそれぞれ生成する。

[0107]

各行デコーダ3と各冗長救済信号生成回路1との間には、冗長救済信号を行デコーダ3へそれぞれ供給するための2本の冗長救済信号線8が右上および右下のメモリセルアレイ2をそれぞれ横切るようにそれぞれ配置されている。上側の冗長救済信号線8は、互いに隣接するワード線WLa(j)とワード線WLa(j-1)との間を通るように配置されている。冗長救済信号線8とワード線WLa(0)ないしワード線WLa(n-1)とは同一の配線層に形成されている。下側の冗長救済信号線8は、互いに隣接するワード線WLb(j)とワード線WLb(j-1)との間を通るように配置されている。冗長救済信号線8とワード線WLb(j-1)との間を通るように配置されている。冗長救済信号線8とワード線WLb(O)ないしワード線WLb(n-1)とは同一の配線層に形成されている。

[0108]

半導体記憶装置100Cには、右上のメモリセルアレイ2Cを挟んで右側の列 デコーダ9Bと対向するように列方向冗長救済信号生成回路1BがSRAMマク ロ10Cの外部に設けられており、左上のメモリセルアレイ2Cを挟んで左側の 列デコーダ9Bと対向するように列方向冗長救済信号生成回路1BがSRAMマ クロ10Cの外部に設けられている。

[0109]

各列方向冗長救済信号生成回路1Bは、選択的に切断することにより欠陥メモリセル5のアドレスを記憶するための複数の図示しないヒューズをそれぞれ備えており、ヒューズに記憶された欠陥メモリセル5のアドレスに基づいて、欠陥メモリセル5を有する欠陥メモリセル列のアドレスを示す冗長救済信号をそれぞれ生成する。

[0110]

各列デコーダ9Bと各列方向冗長救済信号生成回路1Bとの間には、冗長救済信号を各列デコーダ9Bへそれぞれ供給するための2本の冗長救済信号線8Bが

右上および左上のメモリセルアレイ2Cをそれぞれ横切るように配置されている。右側の冗長救済信号線8Bは、互いに隣接する相補ビット線対BLa(i-1)/NBLa(i-1)と相補ビット線対BLa(i)/NBLa(i)との間を通るように配置されている。冗長救済信号線8と相補ビット線対BLa(0)/NBLa(0)ないし相補ビット線対BLa(n-1)/NBLb(n-1)とは同一の配線層に形成されている。左側の冗長救済信号線8Bは、互いに隣接する相補ビット線対BLb(i-1)/NBLb(i-1)と相補ビット線対BLb(ⅰ)/NBLb(i)/NBLb(ⅰ)/NBLb(ⅰ)/NBLb(1)/NBLb(0)ないし相補ビット線対BLb(n-1)/NBLb(0)がいし相補ビット線対BLb(n-1)/NBLb(n-1)とは同一の配線層に形成されている。

[0111]

上側の行デコーダ3は、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、対応する行方向冗長救済信号生成回路1によって生成された冗長救済信号に応じて、冗長メモリセル行7に沿って配置されたワード線WLa(r)を選択する。下側の行デコーダ3は、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、対応する行方向冗長救済信号生成回路1によって生成された冗長救済信号に応じて、冗長メモリセル行7に沿って配置されたワード線WLb(r)を選択する。右側の列デコーダ9Bは、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、対応する列方向冗長救済信号生成回路1Bによって生成された冗長救済信号に応じて、冗長メモリセル列7Bに沿って配置された相補ビット線対BLa(r)/NBLa(r)を選択する。左側の列デコーダ9Bは、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号を受け取り、対応する列方向冗長救済信号生成回路1Bによって生成された冗長救済信号に応じて、冗長メモリセル列7Bに沿って配置された相補ビット線対BLb(r)/NBLb(r)を選択する。

[0112]

SRAMマクロ10Cには、制御回路11が設けられている。制御回路11は、各行デコーダ3および各列デコーダ9Bがそれぞれ設けられたデータ入出力回

路12Bの動作を制御する。

[0113]

実施の形態4に係るSRAMは、大容量のメモリセルが搭載された構成を想定しており、それゆえ長配線となるワード線およびビット線の配線負荷による動作速度の低下を抑制するために、メモリセルアレイを上側の行デコーダ3により左右2つのメモリセルアレイ2Cに分割し、下側の行デコーダ3により左右2つのメモリセルアレイ2Cに分割することにより、ワード線の配線負荷を低減させている。さらに、右側のデータ入出力回路12Bにより上下2つのメモリセルアレイ2Cに分割することにより、ビット線の配線負荷を低減させている。

[0114]

実施の形態4においては、行方向のみならず列方向への冗長救済機能を備えており、外部より選択された欠陥メモリを含むメモリセル行との置換えを行う冗長メモリセル行に欠陥が含まれており救済不可能な場合は、冗長用メモリセルアレイ列への置換えを行うことができ、救済することができる。このように行方向および列方向に冗長機能を有することにより、自由度の高い冗長救済が可能となる

[0115]

以上のように実施の形態4によれば、上側の行方向冗長救済信号生成回路1は、右上のメモリセルアレイを挟んで上側の行デコーダ3と対向するように配置されており、下側の行方向冗長救済信号生成回路1は、右下のメモリセルアレイを挟んで下側の行デコーダ3と対向するように配置されており、右側の列方向冗長救済信号生成回路1Bは、右上のメモリセルアレイ2Cを挟んで右側の列デコーダ9Bと対向するように配置されており、左側の列方向冗長救済信号生成回路1Bは、左上のメモリセルアレイ2Cを挟んで左側の列デコーダ9Bと対向するように配置されている。このため、冗長救済信号生成回路の配置に起因する面積ロスを低減することができる半導体記憶装置を提供することができる。

[0116]

(実施の形態5)

図5は、実施の形態5に係る半導体記憶装置100Dの構成を示すブロック図である。図2を参照して前述した半導体記憶装置100Aの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。

[0117]

半導体記憶装置100Dは、SRAMによって構成されている。半導体記憶装置100Dは、SRAMマクロ10Dを備えている。SRAMマクロ10Dには、略長方形状をした2個のメモリセルアレイ2が行方向に沿って設けられている

[0118]

各メモリセルアレイ2は、それぞれが所定の間隔を空けて行方向に沿って配置されたm個(mは2以上の整数)のメモリセル4によってそれぞれ構成されたm行(mは2以上の整数)のメモリセル行をそれぞれ有している。各メモリセルアレイ2には、m行のメモリセル行のうち欠陥を有する欠陥メモリセル5を含む欠陥メモリセル行を救済するために、それぞれが所定の間隔を空けて行方向に沿って配置されたm個の冗長メモリセル6によって構成された少なくとも1行の冗長メモリセル行7がそれぞれ設けられている。

[0119]

2個のメモリセルアレイ2の間には、2個のメモリセルアレイ2にそれぞれ対応する2個の行方向冗長救済信号生成回路1が列方向に沿って設けられている。 各行方向冗長救済信号生成回路1は、対応するメモリセルアレイ2における欠陥メモリセル5を有する欠陥メモリセル行のアドレスを示す冗長救済信号をそれぞれ生成する。

[0120]

SRAMマクロ10Dには、各メモリセルアレイ2にそれぞれ設けられたn行のメモリセル行ごとに行方向に沿ってそれぞれ配置された複数のワード線WL(0)、…、WL(n-1)が、一方のメモリセルアレイ2と各行方向冗長救済信号生成回路1と他方のメモリセルアレイ2とをそれぞれ横切るように設けられている。また、SRAMマクロ10には、各メモリセルアレイ2にそれぞれ設けら

れた少なくとも1行の冗長メモリセル行7ごとに行方向に沿って配置された少なくとも1本のワード線WL(r)(rは1以上の整数)が、一方のメモリセルアレイ2と一方の行方向冗長救済信号生成回路1と他方のメモリセルアレイ2とをそれぞれ横切るように設けられている。

[0121]

一方のメモリセルアレイ 2 には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対 B L a(0)/ N B L a(0)、…、B L a(m-1)/ N B L a(m-1) が設けられている。他方のメモリセルアレイ 2 には、m列のメモリセル列ごとに列方向に沿ってそれぞれ配置されたm組の相補ビット線対 B L b(0)/ N B L b(0)、…、B L b(m-1)/ N B L b(m-1) が設けられている。

[0122]

半導体記憶装置100Dには、一方のメモリセルアレイ2を挟んで行方向冗長 教済信号生成回路1と対向するように行デコーダ3AがSRAMマクロ10Dの 外部に設けられており、他方のメモリセルアレイ2を挟んで行方向冗長救済信号 生成回路1と対向するように行デコーダ3AがSRAMマクロ10Dの外部に設 けられている。

[0123]

一方の行デコーダ3Aと、対応する冗長救済信号生成回路1との間には、冗長 救済信号を一方の行デコーダ3Aへ供給するための冗長救済信号線8が一方のメ モリセルアレイ2を横切るように配置されている。冗長救済信号線8は、互いに 隣接するワード線WL(j)とワード線WL(j-1)との間を通るように配置 されている。冗長救済信号線8とワード線WL(0)ないしワード線WL(n-1)とは同一の配線層に形成されている。

[0124]

他方の行デコーダ3Aと、対応する冗長救済信号生成回路1との間には、冗長 救済信号を他方の行デコーダ3Aへ供給するための冗長救済信号線8が他方のメ モリセルアレイ2を横切るように配置されている。冗長救済信号線8は、互いに 隣接するワード線WL(k)とワード線WL(k-1)との間を通るように配置 されている。冗長救済信号線8とワード線WL(0)ないしワード線WL(n-1)とは同一の配線層に形成されている。

[0125]

各行デコーダ3Aは、アクセスすべきメモリセルが含まれるメモリセル行を示す行アドレス信号をそれぞれ受け取り、それぞれ対応する冗長救済信号生成回路 1によって生成された冗長救済信号に応じて、冗長メモリセル行7に沿って配置されたワード線WL(r)をそれぞれ選択する。

[0126]

SRAMマクロ10Dは、2個のメモリセルアレイ2にそれぞれ対向するように配置された2個のデータ入出力回路12を有している。各データ入出力回路12には、列デコーダ9がそれぞれ設けられている。一方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLa(0)/NBLa(0)、…、BLa(m-1)/NBLa(m-1)のいずれかを選択する。他方のメモリセルアレイ2に対向する列デコーダ9は、アクセスすべきメモリセルが含まれるメモリセル列を示す列アドレス信号に基づいて相補ビット線対BLb(0)/NBLb(0)、…、BLb(m-1)/NBLb(m-1)のいずれかを選択する。各データ入出力回路12は、各行デコーダ3Aおよび各列デコーダ9によって選択されたメモリセルに対してデータを書き込み、または選択されたメモリセルからデータを読み出す。

[0127]

SRAMマクロ10Dには、制御回路11が設けられている。制御回路11は、各行デコーダ3Aおよび各列デコーダ9がそれぞれ設けられたデータ入出力回路12の動作を制御する。

[0128]

このように、各冗長救済信号線8を、メモリセルアレイ2を横切るように配線することで、各メモリセルアレイ2にそれぞれに対応する行方向冗長救済信号生成回路部1を、2個のメモリセルアレイ2の間の共通の領域内に配置することができる。前述した実施の形態1および実施の形態2における構成のように、行方

向冗長救済信号生成回路部をSRAMマクロの外側に配置する場合に比べて、さらに面積的に有利な配置が可能となる。

[0129]

(実施の形態6)

図6は、実施の形態6に係る半導体記憶装置100Eの構成を示すブロック図である。図5を参照して前述した半導体記憶装置100Dの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体記憶装置100Dと異なる点は、2個の行方向冗長救済信号生成回路1Eを備えている点である。

[0130]

図7は、行方向冗長救済信号生成回路1Eの構成を示すブロック図である。行方向冗長救済信号生成回路1Eは、冗長救済情報記憶部21を備えている。冗長救済情報記憶部21には、複数の第1冗長救済信号を表す情報と複数の第2冗長救済信号を表す情報とが記憶されている。第1冗長救済信号は、一方のメモリセル2における不良メモリセル行を示すアドレスを表しており、第2冗長救済信号は、他方のメモリセル2における不良メモリセル行を示すアドレスを表している

[0131]

行方向冗長救済信号生成回路1Eには、スイッチ素子群22Aおよび22Bが 設けられている。スイッチ素子群22Aおよび22Bは、n個のスイッチによっ てそれぞれ構成されており、冗長救済情報記憶部21に記憶された情報によって 表される第1冗長救済信号および第2冗長救済信号を右側の行デコーダ3Aおよ び左側の行デコーダ3Aへそれぞれ供給するように動作する。

[0132]

行方向冗長救済信号生成回路1Eは、スイッチ開閉制御回路23を備えている。スイッチ開閉制御回路23は、スイッチ素子群22Aを制御するために設けられたPチャネルMOSトランジスタ24Aおよびヒューズ25Aと、スイッチ素子群22Bを制御するために設けられたPチャネルMOSトランジスタ24Bお

よびヒューズ25Bとを有している。PチャネルMOSトランジスタ24Aおよび24Bは、ゲート端子が電源電位によって固定されており、かつ高いオン抵抗を有している。

[0133]

このように構成された半導体記憶装置100Eにおいては、スイッチ開閉制御 回路23は、ヒューズ25Aの切断の有無に応じてスイッチ素子群22Aへスイッチ開閉制御信号を出力し、ヒューズ25Bの切断の有無に応じてスイッチ素子群22Bへ他のスイッチ開閉制御信号を出力する。

[0134]

具体的には、ヒューズ25A、25Bが切断されていない状態においては、PチャンネルMOSトランジスタ24A、24Bが高いオン抵抗を有するため、ヒューズ25A、25Bを介して接地電位がスイッチ開閉制御信号として出力される。また一方でヒューズ25A、25Bが切断されている状態においては、PチャネルMOSトランジスタ24A、24Bを介して電源電位がスイッチ開閉制御信号として出力される。つまりヒューズ25A、25Bのうち、いずれか一方を切断することにより、スイッチ開閉制御信号を電源電位もしくは接地電位のいずれかの固定電位信号とすることができ、それによりスイッチ素子群22Aおよび22Bのうちいずれか一方がオン状態になる。その結果、オン状態になったスイッチ素子群を介して冗長救済情報記憶部21に記憶されていた冗長救済情報である冗長救済信号が出力され、救済すべきメモリセルアレイが選択されることになる。

[0135]

また冗長救済情報を記憶する冗長救済情報記憶部21にて記憶されたNビット の冗長救済信号はスイッチ素子群22Aおよび22Bを介して、冗長救済信号と してそれぞれメモリセルアレイへ出力される。

[0136]

なお、実施の形態 6 における S R A M 自体の読出しおよび書込み動作は、前述 した実施の形態 1 ないし実施の形態 5 と同様であるので、その説明を省略する。

[0137]

このように、冗長救済信号線8を2個のメモリセルアレイ2上にてそれぞれ配線することで、2個のメモリセルアレイ2のそれぞれに共通な行方向冗長救済信号生成回路部1Eを、2個のメモリセルアレイ2の間の共通の領域内に配置することができる。実施の形態1および実施の形態2の構成のように、行方向冗長救済信号生成回路部をSRAMマクロの外部に配置する構成に比べて、(実施の形態5の場合と同様に)さらに面積的に有利な配置が可能となる。さらに冗長救済情報を記憶させるヒューズをも共有化することができるため、更なる面積的なメリットを得ることができる。

[0138]

また行方向冗長救済信号生成回路部1Eがスイッチ素子群22Aおよび22B を備えているため、2個のメモリセルアレイ2において、双方のメモリセルアレイ2の間で、置換されるベきメモリセル行数が異なるような救済方法を採ること も可能となるため、より自由度の高い冗長救済機能を得ることができる。

[0139]

さらに前述した実施の形態1ないし実施の形態5と同様に、2本の行方向冗長 教済信号線8を、それぞれ2個のメモリセルアレイ2内において、隣接するワー ド線間にて、各々と平行かつ同一配線層にて配線することにより、互いに隣接す る各ワード線間において遮蔽効果を持たせることができる。

[0140]

なお、実施の形態6における応用例として、行方向冗長救済回路1Eを2個の行デコーダ3Aの間に配置し、2個のメモリセルアレイ2をそれぞれ2個の行デコーダ3Aを挟んで行方向冗長救済信号生成回路1Eと対向する位置に配置する構成においても、冗長救済情報を記憶させるヒューズを共有化することができ、同様の効果を得ることができる。

[0141]

【発明の効果】

以上のように本発明によれば、空きスペースを低減し、面積ロスを抑えることができる半導体記憶装置を提供することができる。

[0142]

また本発明によれば、SRAMマクロにおけるワード線の配線が制約を受けないように冗長救済信号生成回路が配置された半導体記憶装置を提供することができる。

【図面の簡単な説明】

【図1】

実施の形態1に係る半導体記憶装置の構成を示すブロック図

【図2】

実施の形態2に係る半導体記憶装置の構成を示すブロック図

【図3】

実施の形態3に係る半導体記憶装置の構成を示すブロック図

【図4】

実施の形態4に係る半導体記憶装置の構成を示すブロック図

【図5】

実施の形態5に係る半導体記憶装置の構成を示すブロック図

【図6】

実施の形態6に係る半導体記憶装置の構成を示すブロック図

【図7】

実施の形態6に係る半導体記憶装置に設けられた行方向冗長救済信号生成回路 の構成を示すブロック図

【図8】

従来の半導体記憶装置の構成を示すブロック図

【図9】

従来の他の半導体記憶装置の構成を示すブロック図

【符号の説明】

- 1 行方向冗長救済信号生成回路
- 2 メモリセルアレイ
- 3 行デコーダ
- 4 メモリセル
- 5 欠陥メモリセル


特2002-220242

- 6 冗長メモリセル
- 7 冗長メモリセル行
- 8 冗長救済信号線
- 9 列デコーダ
- 10 SRAMマクロ
- 11 制御回路
- 12 データ入出力回路
- 2 1 冗長救済情報記憶部
- 22A、22B スイッチ素子群
- 23 スイッチ開閉制御回路
- 24A、24B PチャネルMOSトランジスタ
- 25A、25B ヒューズ


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7]



【図8】



【図9】



【書類名】 要約書

【要約】

【課題】 空きスペースを低減し、面積ロスを抑えることができる半導体記憶装置を提供する。

【解決手段】 半導体記憶装置は、複数行のメモリセル行と、少なくとも1行の 冗長メモリセル行とを含んでいるメモリセルアレイと、前記欠陥メモリセル行の アドレスを示す冗長救済信号を生成する冗長救済信号生成回路と、アクセスすべ きメモリセルが含まれるメモリセル行を示す行アドレス信号を受け取り、前記冗 長救済信号生成回路によって生成された前記冗長救済信号に応じて前記冗長メモ リセル行を選択する行デコーダとを具備しており、前記冗長救済信号生成回路は 、前記メモリセルアレイを挟んで前記行デコーダと対向するように配置されてい ることを特徴とする。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社